PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-175060

(43)Date of publication of application: 21.06.2002

(51)Int.CI.

G09G 3/36

GO2F 1/133 GO9G 3/20

(21)Application number : 2001-202539

(71)Applicant: SHARP CORP

(22)Date of filing:

03.07.2001

(72)Inventor: KAJIWARA NORIYUKI

OGAWA YOSHINORI

(30)Priority

Priority number: 2000297529

Priority date: 28.09.2000

Priority country: JP

(54) LIQUID CRYSTAL DRIVE DEVICE AND LIQUID CRYSTAL DISPLAY DEVICE PROVIDED WITH THE SAME

(57)Abstract:

PROBLEM TO BE SOLVED: To actualize a liquid crystal display device for a portable terminal which is small in size and low in power consumption by preventing the rounding of a driving waveform, without having to provide an output circuit for every output terminal to a liquid crystal panel

crystal panel. SOLUTION: A refe

SOLUTION: A reference voltage generating circuit 7 is provided with a generating circuit 11, buffer circuits 12 and 13, and a resistance-dividing circuit 14. The generating circuit 11 newly generates a voltage between two adjacent reference voltages V'40 and V'56 as a 2nd reference voltage from those reference voltages and newly generate a voltage between two adjacent reference voltages V'24 and V'40 as a 2nd reference voltage from these reference voltages. The buffer circuits 12 and 13 outputs the 2nd reference voltages, generated by the generating circuit 11 to the resistance dividing circuit 14 respectively, after impedance conversion. The resistance-dividing circuit 14 derives 64

kinds of voltages for gradation display by voltage division between the two adjacent 1st reference voltages and between the 1st and 2nd reference voltages, and outputs the voltages to a D/A conversion circuit.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than

the examiner's decision of rejection or application converted registration]

- Date of final disposal for application
- . [Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-175060 (P2002-175060A)

(43)公開日 平成14年6月21日(2002.6.21)


(51) Int.Cl.7	識別記号	FI				. =	YJト*(参考)
G09G 3/36	· and the ca	G 0 9	0.0	3/36	,	•	2H093
•		G0:		1/133		550	5C006
G02F 1/13		GU.	2 F	1/100			
	5 7 5					575	5 C O 8 O
G09G 3/20	6 1 1	G 0 9	9 G	3/20		611A	
						611J	
	客 查請	求制求	永饒	項の数11	OL	(全 24 頁)	最終頁に統へ
(21)出職番号	特顧2001-202539(P2001-202539)	(71)	(71) 出願人 000005049				
		Ì		シャー	プ株式	会社	
(22) 出顧日	平成13年7月3日(2001.7.3)	<u> </u>	大阪府		大阪市	阿倍野区長池	町22番22号
		(72)	発明者	視原	典幸		
(31) 優先権主張番号	特膜 2000-297529 (P2000-297529)			大阪府	大阪市	阿倍野区長池	町22番22号 シ
(32) 優先日	平成12年9月28日(2000, 9, 28)			ヤープ	株式会	社内	
(33)優先權主張国	日本 (JP)	(72)	発明者	小川	高規		
				大阪府	大阪市	阿倍野区長池	町22番22号 シ
				ャープ	株式会	社内	•
		(74)	人與升				
				弁理士	屋 1	* =	
		ŀ	•				最終質に続く

(54) 【発明の名称】 液晶駆動装置およびそれを備えた液晶表示装置

(57) 【要約】

【課題】 液晶パネルへの出力端子ごとに出力回路を設けなくても、駆動波形のなまりを防止し、小型で低消費電力の携帯端末用の液晶表示装置を実現する。

【解決手段】 基準電圧発生回路7に、生成回路11 と、バッファ回路12・13と、抵抗分割回路14とを設ける。生成回路11は、隣り合う2つの参照電圧といて40・V'56 からその間の電圧を第2参照電圧として新たに生成すると共に、隣り合う2つの参照電圧として新たに生成する。バッファ回路12・13は、生成回路11にて生成された第2参照電圧をそれぞれインピーダンス変換して抵抗分割回路14に出力する。抵抗分割回路14は、隣り合う2つの策1参照電圧と聞および隣り合う第1参照電圧と第2参照電圧との間を分圧することによって、64種類の階調報機用電圧を引き出し、DA変換回路に出力する。



【特許請求の範囲】

【請求項1】入力される複数の第1参照電圧から、nピットの表示データに応じた2ⁿ 種類の階調表示用電圧を発生させる基準電圧発生手段と、

上記 2ⁿ 種類の階調表示用電圧の中から、入力される表示データに応じた電圧を選択すると共に、選択した電圧を複数の出力端子を介してそのまま液晶パネルに出力する選択手段とを備えた液晶駆動装置であって、

上記基準電圧発生手段は、

上記複数の第1参照電圧を昇順または降順に並べたときに、一部の隣り合う2つの第1参照電圧からその間の電圧を第2参照電圧として新たに生成する生成手段と、

上記第2参照電圧をインピーダンス変換して出力するパッファ手段と、

隣り合う2つの第1参照電圧間および隣り合う第1参照 電圧と第2参照電圧との間を分圧することによって、上 記2[□] 種類の階調表示用電圧を引き出す分圧手段とを備 えていることを特徴とする液晶駆動装置。

【請求項2】上記分圧手段は、隣り合う第1参照電圧間 および隣り合う第1参照電圧と第2参照電圧との間に対 応して設けられる抵抗が直列接続された第1抵抗分割回 路で構成されている一方、上記生成手段は、隣り合う第 1参照電圧と第2参照電圧との間に対応して設けられる 抵抗が直列接続された第2抵抗分割回路で構成されてお り

上記第1抵抗分割回路を構成する各抵抗の比、および、 上記第2抵抗分割回路を構成する各抵抗の比は、上記2 n 種類の階調表示用電圧に対する、自然な階調表示を行 うためのガンマ補正を実現できるような比にそれぞれ設 定されていることを特徴とする請求項1に記載の液晶駆 動装置。

【請求項3】上記生成手段は、上記複数の第1参照電圧の入力範囲の最小値および最大値以外の電圧を上記第2 参照電圧として生成することができるように設けられていることを特徴とする請求項1または2に記載の液晶駆動装置。

【請求項4】上記バッファ手段は、外部から入力される 制御信号に基づいて、当該バッファ手段内部の動作電流 を制御する制御手段を備えていることを特徴とする請求 項1ないし3のいずれか1項に記載の液晶駆動装置。

【請求項5】上記バッファ手段の出力は、上記バッファ 手段の入力へフィードバックされていることを特徴とす る請求項1ないし4のいずれか1項に記載の液晶駆動装 層。

【請求項6】上記生成手段において隣り合う2つの第1 参照電圧関に第2参照電圧を生成するために設けられる 2つの抵抗の比と、上記分圧手段においてそれら2つの 第1参照電圧間に設けられる2つの抵抗の比とが等しい ことを特徴とする請求項5に記載の液晶駆動装置。

【請求項7】上記バッファ手段の出力を導通または遮断

するスイッチ手段を備えているとともに、

上記パッファ手段への入力は、上記スイッチ手段の出力 へ接続されるように分岐されていることを特徴とする請 求項4に記載の液晶駆動装置。

【請求項8】上記バッファ手段内部における動作電流の制御信号と、上記スイッチ手段の制御信号とは同一の信号であることを特徴とする請求項7に記載の液晶駆動装置。

【請求項9】上記バッファ手段内部の動作電流は、上記 10 第2参照電圧が入力された時点から所定時間経過後に遮 断されることを特徴とする請求項6ないし8のいずれか 1項に配載の液晶駆動装置。

【請求項10】上記基準配圧発生手段は、上記複数の第 1参照電圧が入力される入力端子をさらに備えている一 方、上記生成手段によって生成される上記第2参照電圧 に対応する第1参照電圧が入力される入力端子は聞引か れていることを特徴とする請求項1ないし9のいずれか 1項に記載の液晶駆動装置。

【請求項11】請求項1ないし10のいずれか1項に記 20 載の液晶駆動装置と、

上記液晶駆動装置によって駆動される液晶パネルとを備 えていることを特徴とする液晶表示装置。

【発明の詳細な説明】

[0001]

【発明の風する技術分野】本発明は、液晶パネル(液晶 表示部)を駆動する液晶駆動装置と、それを備えた液晶 表示装置とに関するものであり、特に、回路規模を小さ く抑え、回路の消費電力を低減できる液晶駆動装置と、 それを備えた液晶表示装置とに関するものである。

30 [0002]

【従来の技術】図9は、アクティブマトリクス方式の代 表例であるTFT(薄膜トランジスタ)方式の液晶表示 装置のブロック構成を示している。

【0003】この液晶表示装置は、液晶表示部とそれを駆動する液晶駆動装置とで構成されている。上記液晶表示部は、TFT方式の液晶パネル901を備えている。この液晶パネル901内には、図示しない液晶表示素子と、対向電極(共通電極)906とが設けられている。【0004】一方、上記液晶躯動装置は、それぞれIC(Integrated Circuit)からなるソースドライバ902 およびゲートドライバ903と、コントローラ904と、液晶駆動電源905とを備えている。

【0005】ソースドライバ902やゲートドライバ903は、一般的には、配線のあるフィルム上に先のICチップを搭載した、例えばTCP(Tape Carrier Package)を液晶パネルのITO(Indium Tin Oxide;インジウムすず酸化膜)端子上に実装し、接続したり、先のICチップをACF(Anisotropic Conductive Film; 異方性導電膜)を介して直接、液晶パネルのITO端子に熱圧着して実装し、接続する方法で構成されている。

【0006】また、液晶表示装置の小型化に対応するた め、先のコントローラ904、液晶駆動電源905、ソ ースドライバ902、ゲートドライバ903が1チップ で構成されたり、2ないし3チップで構成されたりする こともある。図9では、これらの構成を機能別に分離し た形で示している。

【0007】コントローラ904は、デジタル化された 表示データ(例えば、赤、緑、青に対応するRGBの各 信号)および各種制御信号をソースドライバ902に出 力すると共に、各種制御信号をゲートドライバへ903 に出力している。ソースドライバ902への主な制御信 号は、水平同期信号、スタートパルス信号およびソース ドライバ用クロック信号等があり、図中ではS1で示さ れている。一方、ゲートドライバ903への主な制御信 号は、垂直同期信号やゲートドライバ用クロック信号等 があり、図中ではS2で示されている。なお、図中、各 ICを駆動するための電源は省略している。

【0008】液晶駆動電源905は、ソースドライバ9 0 2 およびゲートドライバ9 0 3 へ液晶パネル表示用電 発生させるための参照電圧)を供給するものである。

【0009】外部から入力された表示データは、コント ローラ904を通してデジタル信号でソースドライバ9 02~上記表示データDとして入力される。ソースドラ イバ902は、入力されたデジタル表示データを時分割 で内部にラッチし、その後、コントローラ904から入 力される水平同期信号(ラッチ信号Ls(図13参照) とも言う)に同期してDA(デジタルーアナログ)変換 を行う。そして、ソースドライバ902は、DA変換に よって得られた階調表示用のアナログ電圧(階調表示電 30 ナログ電圧の選択肢の数により決定される。 圧)を、液晶駆動電圧出力端子から、後述のソース信号 ライン1004を介して、その液晶駆動電圧出力端子に 対応した、液晶パネル901内の液晶表示素子(図示せ ず)へそれぞれ出力する。

【0010】次に、上記液晶パネル901について説明 する。図10は、上記液晶パネル901の構成を示して いる。液晶パネル901には、圓素電極1001、圓紊 容量1002、画素への電圧印加をオン/オフする素子 としてのTFT1003、ソース信号ライン1004、 ゲート信号ライン1005、液晶パネルの対向電極10 06(図9の対向電極906に相当)が設けられてい る。図中、Aで示す領域が1 画素分の液晶表示素子であ る。

【0011】ソース信号ライン1004には、ソースド ライバ902から、表示対象の画素の明るさに応じた階 調表示重圧が与えられる。ゲート信号ライン1005に は、ゲートドライバ903から、縦方向に並んだTFT 1003が順次オンするように走査信号が与えられる。 オン状態のTFT1003を通して、該TFT1003

ライン1004の電圧が印加されると、画素電極100 1と対向電極1006との間の画素容量1002に電荷 が蓄積され、液晶の光透過率が変化し、表示が行われ

【0012】図11および図12は、液晶駆動波形の一 例を示している。これらの図中、1101、1201は ソースドライバ902からの出力信号の駆動波形、11 02、1202はゲートドライバ903からの出力信号 の駆動波形である。1103、1203は対向電極10 06の電位であり、1104、1204は画素電極10 01の電圧波形である。液晶材料に印加される電圧は、 画素電極1001と対向電極1006との電位差であ り、図中では斜線で示されている。

【0013】例えば、図11では、駆動波形1102で 示すゲートドライバ903からの出力信号がHighレ ベルのときTFT1003がオンし、駆動波形1101 で示すソースドライバ902からの出力信号と対向電極 1006の電位1103との差が画素電極1001に印 加される。このあと、駆動波形1102で示されるよう 圧(本発明に関係するものとしては、階調表示用電圧を 20 に、ゲートドライバ903からの出力信号はLowレベ ルとなり、TFT1003はオフ状態となる。このと き、 画素では、 画素容量1002があるため、上述の電 圧が維持される。図12の場合も同様である。

> 【0014】図11と図12とは、液晶材料に印加され る電圧が異なる場合を示しており、図11の場合は、図 12の場合と比べて印加電圧が高い。このように、液晶 に印加される電圧をアナログ電圧として変化させること で、液晶の光透過率をアナログ的に変え、階調表示を実 現している。表示可能な階調数は、液晶に印加されるア

> 【0015】ところで、本発明は、特に大きな回路規模 および消費電力を占める階調表示用回路の中の基準電圧 発生回路や出力回路に関するものであるため、以後、ソ ースドライバ902を中心に液晶駆動装置の説明を行 う。

【0016】図13は、上記ソースドライバ902のブ ロック構成を示している。以下、基本的な部分のみ説明 する。コントローラ904から転送されてきた各デジタ ル表示データDR・DG・DB(例えば各6ピット) 40 は、一旦、入力ラッチ回路1301でラッチされる。な お、各デジタル表示データDR・DG・DBは、それぞ

【0017】一方、スタートパルス信号SPは、クロッ ク信号CKに同期を取り、シフトレジスタ回路1302 内を転送され、シフトレジスタ回路1302の最終段か ら次段のソースドライバにスタートパルス信号SP(カ スケード出力信号S)として出力される。

れ赤、緑、青に対応している。

【0018】このシフトレジスタ回路1302の各段か ちの出力信号に同期して、先の入力ラッチ回路1301 のドレインに接続された画素電極1001にソース信号 50 にてラッチされたデジタル表示データDR・DG・DB

は、時分割でサンプリングメモリ回路1303内に一旦 記憶されると共に、次のホールドメモリ回路1304に 出力される。

【0019】1水平同期期間の表示データがサンプリングメモリ回路1303に記憶されると、ホールドメモリ回路1304は、水平同期信号(ラッチ信号Ls)に基づいてサンプリングメモリ回路1303からの出力信号を取り込み、次のレベルシフタ回路1305に出力すると共に、次の水平同期信号が入力されるまでその表示データを維持する。

【0020】レベルシフタ回路1305は、液晶パネルへの印加電圧レベルを処理する次段のDA変換回路1306に適合させるため、信号レベルを昇圧等により変換する回路である。基準電圧発生回路1309は、先述の液晶駆動電源905(図9参照)からの参照電圧VRに基づき、階調表示用の各種アナログ電圧を発生させ、DA変換回路1306に出力する。

【0021】DA変換回路1306は、基準電圧発生回路1309から供給される各種アナログ電圧から、レベルシフタ回路1305にてレベル変換された表示データ 20に応じたアナログ電圧を選択する。この階調表示を表すアナログ電圧は、出力回路1307を介して、各液晶駆動電圧出力端子(以下、単に出力端子と記載する)1308から液晶パネル901の各ソース信号ラインへ出力される。出力回路1307は、基本的にはバッファ回路であり、例えば差動増幅回路を用いたボルテージフォロア回路で構成されるものである。

【0022】次に、本発明に特に関係する基準電圧発生 回路1309およびDA変換回路1306について、それらの回路構成をさらに詳細に説明する。

【0023】図14は、基準電圧発生回路1309の回路構成例を示している。RGBに対応するデジタル表示データが各々例えば6ピットで構成されている場合、基準電圧発生回路1309は、2⁶=64通りの階調表示に対応する64種類のアナログ電圧を出力する。以下、その具体的構成について説明する。

【0024】基準電圧発生回路1309は、抵抗 $R_0\sim R_7$ が直列に接続された抵抗分割回路で構成されており、最も簡単な構成となっている。上記の抵抗 $R_0\sim R_7$ のそれぞれは、8本の抵抗素子が直列に接続されて構 が成されている。例えば、抵抗 R_0 について説明すれば、図15に示すように、8本の抵抗素子 R_{01} 、 R_{02} 、・・ R_{08} が直列接続されて抵抗 R_0 が構成されている。また、他の抵抗 $R_1\sim R_7$ についても上記した抵抗 R_0 と同様の構成である。したがって、基準電圧発生回路1309は、合計64本の抵抗素子が直列接続されて構成されていることになる。

【0025】また、基準電圧発生回路1309は、9種類の参照電圧 V'_0 、 V'_8 、… V'_{56} 、 V'_{64} に対応する9つの中間調電圧入力端子を備えている。そして、

抵抗R₀ の一端に、参照電圧V'64に対応する中間調電 圧入力端子が接続されている一方、抵抗R₀ の他端、す なわち、抵抗R₀ と抵抗R₁ との接続点に、参照電圧 V'56に対応する中間調電圧入力端子が接続されてい る。以下、隣り合う各抵抗R₁・R₂、R₂・R₃、 …、R₆・R₇ の接続点に、参照電圧V'48、V'40、 …V'8 に対応する中間調電圧入力端子が接続されてい る。そして、抵抗R₇における抵抗R₆ の接続点とは反 対側に、参照電圧V'0 に対応する中間調電圧入力端子 が接続されている。

【0026】この構成により、64本の抵抗素子の隣り合う2抵抗素子間から電圧 $V_1 \sim V_{63}$ を引き出すことが可能となる。そして、これらの電圧 $V_1 \sim V_{63}$ と、参照電圧 V_0 からそのまま得られる電圧 V_0 とを合わせて、計64通りの階調表示用アナログ電圧 $V_0 \sim V_{63}$ を得ることができる。結局、基準電圧発生回路1309が抵抗分割回路で構成される場合、階調表示用アナログ電圧である電圧 $V_0 \sim V_{63}$ は、抵抗比によって決まることになる。64種類のアナログ電圧 $V_0 \sim V_{63}$ は、基準電圧発生回路1309からDA変換回路1306に入力される。

【0027】なお、一般的には、両端の参照電圧 V'_0 と V'_{64} の2電圧は常に中間調電圧入力端子に入力されるが、残る V'_8 \sim V'_{56} に対応する7 本の中間調電圧入力端子は微調整用として使用され、実際にはこれらの端子に電圧が入力されない場合もある。

【0028】次に、DA変換回路1306について説明 する。図16は、DA変換回路1306の一構成例を示 している。なお、図中、1307は、先に示した出力回 30 路の構成(ボルテージフォロア回路)を示している。

【0029】DA変換回路1306では、6ビットのデジタル信号からなる表示データに応じて、入力された64通りの電圧 $V_0 \sim V_{63}$ のうちの1つが選択されて出力されるように、MOSトランジスタやトランスミッションゲートがアナログスイッチとして配置されている。すなわち、6ビットのデジタル信号からなる表示データのそれぞれ(Bit $0\sim$ Bit5)に応じて、上記スイッチがオン/オフされ、これにより、入力された64通りの電圧のうちの1つが選択されて出力回路1307に出力される。以下にこの様子を説明する。

【0030】6ピットのデジタル信号は、Bit0がLSB (the Least Significant Bit) であり、Bit5がMSB (the Most Significant Bit) である。上記スイッチは、2個で1組のスイッチ対を構成している。Bit0には32組のスイッチ対 (64個のスイッチ)が対応しており、Bit1には16組のスイッチ対 (32個のスイッチ)が対応している。以下、Bitごとに個数が2分の1になり、Bit5には1組のスイッチ対 (2個のスイッチ)が対応することになる。したがっ

50 て、合計で、 $2^5 + 2^4 + 2^3 + 2^2 + 2^1 + 1 = 63$

組のスイッチ対 (126個のスイッチ) が存在する。 【0031】Bit0に対応するスイッチの一端は、先 の電圧 $V_0 \sim V_{63}$ が入力される端子となっている。そし て、上記スイッチの他端は2個1組で接続されると共 に、さらに次のBit1に対応するスイッチの一端に接 続されている。以降、この構成がBit5に対応するス イッチまで繰り返される。最終的には、Bit5に対応 するスイッチから1本の線が引き出され、出力回路13 07に接続されている。

【0032】Bit0~Bit5に対応するスイッチ を、それぞれスイッチ群SWo~SW5と呼ぶことにす る。スイッチ群SWo~SW5の各スイッチは、6ピッ トのデジタル表示データ (BitO~Bit5)によ り、以下のように制御される。

【0033】スイッチ群SWo~SW5では、対応する BitがO(Lowレベル)のときは各2個1組のアナ ログスイッチの一方(同図では下側のスイッチ)がON し、逆に、対応するBitが1 (Highレベル) のと きは別のアナログスイッチ(同図では上側のスイッチ) がONする。同図では、Bit0~Bit5が(111 20 111)であり、全てのスイッチ対において上のスイッ チがオン、下のスイッチがオフとなっている。この場 合、DA変換回路1306からは、電圧V63が出力回路 1307に出力される。

【0034】同様に、例えば、Bit5~Bit0が (111110) であれば、DA変換回路1306から は、電圧V62が出力回路1307に出力され、(000 001)であれば電圧V:が出力され、(00000 0) であれば電圧 Vo が出力される。このようにして、 デジタル表示に応じた階調表示用アナログ電圧Vo~V 30 63の中から1つが選択され、階調表示が実現される。

【0035】上記した基準電圧発生回路1309は、通 常1つのソースドライバICに1つ設置され、共有化し て使用される。一方、DA変換回路1306および出力 回路1307は、各出力端子1308に対応して設けら れている。

【0036】また、カラー表示の場合は、出力端子13 08は、各色に対応して使用されるので、その場合は、 DA変換回路1306および出力回路1307は、画素 なわち、液晶パネル901の長辺方向の画素数がNであ れば、赤、緑、青の各色用の出力端子1308を、それ ぞれR、G、Bに添え字n (n=1、2、…、N)を付 して表せば、この出力端子1308としては、R1、G 1、B1、R2、G2、B2、…、RN、GN、BNが あり、そのため、3N個のDA変換回路1306および 出力回路1307が必要になる。

【0037】ところで、実際の液晶表示装置における階 調表示では、液晶材料の光透過特性と人の視覚特性との 違いを調整し、自然な階調表示を行うためにγ補正を行 50 するためには出力回路としてボルテージフォロア回路等

っている。このγ補正としては、基準電圧発生回路13 09にて、各種階調表示用アナログ電圧値を、内部抵抗 を等分分割して発生させるのではなく、非等分に分割し て発生させる方法が一般的である。

8

【0038】図17は、γ補正を行った場合における、 階調表示データ(デジタル表示データ)と液晶駆動出力 電圧(階調表示用アナログ電圧)との関係を示してい る。同図に示すように、デジタル表示データに対する階 調表示用アナログ電圧値に折れ線特性を持たせている。 【0039】この特性を実現するために、図14に示す 10 基準電圧発生回路1309では、各抵抗R0、…R7内 は等分に8分割しているが、各抵抗Ro 、…R7 同士 は、先のy補正を実現できるような抵抗値としている。 つまり、例えば、抵抗Ro で表される直列に接続された 8本の抵抗素子Ro1、Ro2、…Ro8は全て同じ抵抗値と するが、各8本の抵抗素子をたばねた形で表される抵抗 R0 、R1 、…R7 の抵抗値の比を、先のγ補正を実現 できるような比に変えることで、γ補正を実現してい る。

[0040]

【発明が解決しようとする課題】以上、TFT方式の液 晶表示装置の階調表示を行うための駆動装置について述

【0041】ところで、これまでの液晶表示装置は、テ レビ用画面やパソコン用画面等への活用のため、大画面 化の要求のもとで開発が進められてきた。 しかし、一方 では、最近、急速に市場が拡大している携帯電話等の携 帯端末への活用のため、携帯用表示装置に適した液晶表 示装置ならびに液晶駆動装置も求められている。

【0042】この携帯端末の用途に合致した液晶表示装 置ならびに液晶駆動装置の画面サイズは、基本的には小 型である。したがって、これに合わせて液晶駆動装置 も、小型、軽量、低消費電力(電池駆動のため)、さら には低コストであることが強く求められる。

【0043】ここで、先述の従来の階調表示を行うため の回路構成は、直列に接続された抵抗回路から成る基準 電圧発生回路から出力された各種アナログ電圧を、アナ ログスイッチ回路で構成されたDA変換回路によりデジ タル表示データに応じてアナログスイッチを介して選択 ごとで、かつ、1色につき各々1回路が使用される。す 40 し、この選択したアナログ電圧値を出力回路(ポルテー ジフォロア回路)により階調表示用液晶駆動電圧として 出力するものである。この中で、上記ボルテージフォロ ア回路は差動増幅回路を含むアナログ回路であるため、 回路占有面積が大きく、かつ、消費電流が大きい回路で ある。

> 【0044】これまでの大画面用の表示装置では、液晶 パネルの画素やソース信号ラインの負荷容量も大きいた め、これら画素やソース信号ライン容量を充放電し、波 形なまりのない、つまり所定の駆動電圧を速やかに実現

のバッファ回路が必須であった。このため、消費電流が 大きいにもかかわらず、ボルテージフォロア回路が各出 力端子毎に1つ設置されてきた。

【0045】しかし、携帯端末用の表示装置では、画面 サイズが小さく、また画素の面積も小さいことから分解 能に対する仕様は厳しくなく、560×240画素程度 の中小型液晶表示装置が用いられることが多い。 したが って、画素やソース信号ラインの負荷容量は小さくな る。このことは、出力段にこれまでのような駆動能力が なくてもよいことを意味する。

【0046】よって、携帯端末用の表示装置では、先の 消費電流の大きい出力回路つまりボルテージフォロア回 路を省略して、直列に接続された抵抗回路から成る基準 電圧発生回路から出力された各種アナログ電圧を、アナ ログスイッチ回路で構成されたDA変換回路によりデジ タル表示データに応じてアナログスイッチを介して選択 し、この選択したアナログ電圧値を直接、階調表示用液 晶駆動電圧として出力する構成が考えられる。

【0047】しかし、この方法では、基準電圧発生回路 での抵抗を介して階調表示用アナログ電圧が液晶パネル 20 に供給されるため、やはり、液晶パネルの画素やソース 信号ライン容量を充放電することで液晶駆動電圧波形の 立ち上がりや立ち下がりが鈍るという問題が生ずる。

【0048】本発明は、上記の問題点を解決するために なされたもので、その目的は、液晶パネルへの出力端子 ことに出力回路を設けなくても、駆動波形のなまりを防 止することができ、これによって小型で低消費電力の携 帯端末用の液晶表示装置を実現することができる液晶駆 動装置およびそれを備えた液晶表示装置を提供すること である。

[0049]

【課題を解決するための手段】本発明に係る液晶駆動装 置は、上記の課題を解決するために、入力される複数の 第1参照電圧から、nピットの表示データに応じた2ⁿ 種類の階調表示用電圧を発生させる基準電圧発生手段 と、上記2ⁿ 種類の階調表示用電圧の中から、入力され る表示データに応じた電圧を選択すると共に、選択した 電圧を複数の出力端子を介してそのまま液晶パネルに出 力する選択手段とを備えた液晶駆動装置であって、上記 基準電圧発生手段は、上記複数の第1参照電圧を昇順ま たは降順に並べたときに、一部の隣り合う2つの第1参 照電圧からその間の電圧を第2参照電圧として新たに生 成する生成手段と、上記第2参照電圧をインピーダンス 変換して出力するバッファ手段と、鱗り合う2つの第1 参照電圧間および隣り合う第1参照電圧と第2参照電圧 との間を分圧することによって、上記2 種類の階調表 示用電圧を引き出す分圧手段とを備えていることを特徴 としている。

【0050】上記の構成によれば、基準電圧発生手段に おいて発生した2m 種類の階調表示用電圧のうち、入力 50 る。このように、第1抵抗分割回路および第2抵抗分割

される表示データに応じた電圧が選択手段によって選択 され、複数の出力端子を介して液晶パネルに直接出力さ れる。

10

【0051】ここで、上記基準電圧発生手段において は、入力される複数の第1参照電圧を昇順または降順に 並べたときに、そのうちの一部の隣り合う2つの第1参 照電圧から、その間の電圧が生成手段によって第2参照 電圧として生成される。上記第2参照電圧は、バッファ 手段によってインピーダンス変換されることで、その波 10 形なまりが低減され、その状態で分圧手段に入力され る。分圧手段では、隣り合う2つの第1参照電圧間およ び隣り合う第1参照電圧と第2参照電圧との間が分圧さ れ、これによってnビットの表示データに応じた上記2 n 種類の階調表示用電圧が引き出されることとなる。

【0052】このように、分圧手段の前段にバッファ手 段を設けることで、分圧手段に供給する電圧の波形なま りを低減することができるので、分圧手段から出力され る階調表示用電圧の出力波形のなまりを低減することが できる。これにより、上記階調表示用電圧を選択手段を 介して直接、液晶パネルに出力しても、出力波形のなま りに起因して表示品位が低下するのが抑制される。つま り、従来のように、占有面積が大きく、また消費電力の 大きい出力回路を液晶パネルへの出力端子毎に設けなく ても、良好な表示品位を確保することが可能となる。一 方、基準電圧発生手段にバッファ手段を設けるとは言っ ても、そのレイアウト面積や消費電力は、複数の出力端 子ごとにバッファ手段を設ける従来に比べて格段に小さ

【0053】したがって、上記構成によれば、小型で低 30 消費電力の液晶駆動装置を実現することができる。これ により、上記液晶駆動装置を液晶表示装置に適用するこ とによって、小型で低消費電力の携帯端末用の中小型液 晶表示装置を実現することができる。

【0054】本発明に係る液晶駆動装置は、上記の課題 を解決するために、上配分圧手段は、隣り合う第1参照 電圧間および降り合う第1参照電圧と第2参照電圧との 間に対応して設けられる抵抗が直列接続された第1抵抗 分割回路で構成されている一方、上記生成手段は、隣り 合う第1参照電圧と第2参照電圧との間に対応して設け 40 られる抵抗が直列接続された第2抵抗分割回路で構成さ れており、上記第1抵抗分割回路を構成する各抵抗の 比、および、上配第2抵抗分割回路を構成する各抵抗の 比は、上記2ⁿ 種類の階調表示用電圧に対する、自然な 階調表示を行うためのガンマ補正を実現できるような比 にそれぞれ設定されていることを特徴としている。

【0055】上記の構成によれば、上記分圧手段の第1 抵抗分割回路を構成する各抵抗の比、および、上記生成 手段の第2抵抗分割回路を構成する各抵抗の比は、ガン マ補正を実現できるような比にそれぞれ設定されてい

医重性 一

11

回路の両方でガンマ補正が実現されるので、第1抵抗分 割回路から引き出される2ⁿ 種類の階調表示用電圧に基 づいて、人間の視覚特性に応じた自然な階調表示を確実 に実現することが可能となる。

【0056】本発明に係る液晶駆動装置は、上記の課題 を解決するために、上記生成手段は、上記複数の第1参 照電圧の入力範囲の最小値および最大値以外の電圧を上 記第2参照電圧として生成することができるように設け られていることを特徴としている。

小値は、基準電圧発生手段に確実に入力されるが、上記 入力範囲におけるそれ以外の電圧は、微調整用として用 いられるために、場合によっては、基準電圧発生手段に 入力されない場合もある。

【0058】しかし、上記構成では、生成手段が、上記 最小値および最大値以外の電圧を上記第2参照電圧とし て生成するので、第1参照電圧の入力範囲の最大値およ び最小値以外の電圧が基準電圧発生手段に入力されない 場合であっても、入力される残りの第1参照電圧と、生 成手段が生成する第2参照電圧とから、上記分圧手段に 20 て、2ⁿ 種類の階調表示用電圧を確実に得ることができ る。

【0059】本発明に係る液晶駆動装置は、上記の課題 を解決するために、上記バッファ手段は、外部から入力 される制御信号に基づいて、当該バッファ手段内部の動 作電流を制御する制御手段を備えていることを特徴とし ている。

【0060】上記の構成によれば、制御手段が外部から の制御信号に基づいて、例えば、バッファ手段の動作必 要時には、パッファ手段内部で動作電流が流れるような 30 制御を行う一方、パッファ手段の動作不必要時には、バ ッファ手段内部で動作電流が流れないような制御を行 う。これにより、動作不必要時に、無駄に電力が消費さ れるのを確実に防止することができ、バッファ手段の低 消費電力化を確実に図ることができる。

【0061】本発明に係る液晶駆動装置は、上配の課題 を解決するために、上記バッファ手段の出力は、上記バ ッファ手段の入力へフィードバックされていることを特 徴としている。

【0062】上記の構成によれば、バッファ手段の出力 は、バッファ手段の入力へとフィードバックされてい る。すなわち、バッファ手段はボルテージフォロアとし ての役割を果たすので、バッファ手段の出力は、低出力 インピーダンス状態で出力される。

【0063】これにより、例えば液晶パネルの表示開始 直後において、大きな電流が流れた場合でも、より早く 階調表示用電圧を安定させることができ、良質の画像を 得ることができる。

【0064】本発射に係る液晶駆動装置は、上記の課題 を解決するために、上記生成手段において隣り合う2つ 50 ることができる。

の第1参照電圧間に第2参照電圧を生成するために設け られる2つの抵抗の比と、上記分圧手段においてそれら 2つの第1参照電圧間に設けられる2つの抵抗の比とが 等しいことを特徴としている。

【0065】上記の構成によれば、生成手段において分 圧されてパッファ手段に入力される電圧値と、パッファ 手段から分圧手段に出力される電圧値とが常に等しくな る。

【0066】すなわち、バッファ手段内部で動作電流が 【0057】第1参照電圧の入力範囲の最大値および最 10 流れないような制御を行っても、第2参照電圧を維持す ることができる。したがって、バッファ手段内部の電流 を遮断しても、液晶パネルでの表示画像の品位を維持す ることができる。

> 【0067】また、バッファ手段内部へ再び動作電流を 導通させた場合でも、バッファ手段の出力は、パッファ 手段の入力へとフィードパックされているので、より早 く階調表示用電圧を安定させることができる。

> 【0068】したがって、液晶パネルで画像を表示して いる際において、バッファ手段の動作電流を切断した り、導通したりしても、液晶パネルの表示画像の品位へ の影響が低減されている。

> 【0069】これにより、液晶パネルの表示中において も、バッファ手段の動作不必要時に無駄に電力が消費さ れることを防止することができ、消費電力をより低くす ることができる。

> 【0070】本発明に係る液晶駆動装置は、上記の課題 を解決するために、上記バッファ手段の出力を導通また は遮断するスイッチ手段を備えているとともに、上記バ ッファ手段への入力は、上記スイッチ手段の出力へ接続 されるように分岐されていることを特徴としている。

【0071】上記の構成によれば、スイッチ手段が導通 状態であるとき、バッファ手段の出力は、スイッチ手段 を介してパッファ手段にフィードパックされる。すなわ ち、パッファ手段はポルテージフォロアとしての役割を 果たすので、バッファ手段の出力は、低出力インピーダ ンス状態で出力される。

【0072】これにより、例えば液晶パネルの表示開始 直後において、大きな電流が流れた場合でも、より早く 階調表示用電圧を安定させることができ、良質の画像を 40 得ることができる。

【0073】一方、スイッチ手段がバッファ手段の出力 を遮断しているとき、生成手段で生成された第2参照電 圧は、バッファ手段への入力からスイッチ手段の出力へ 接続された経路を経由して、分圧手段へと出力される。

【0074】これにより、例えば液晶パネルの表示が安 定した後、制御手段によりパッファ手段内部で動作電流 が流れないような制御を行っても、第2参照電圧を維持 することができる。すなわち、バッファ手段内部の電流 を遮断しても、液晶パネルでの表示画像の品位を維持す

【0075】これにより、液晶パネルの表示中において も、パッファ手段の動作不必要時に無駄に電力が消費さ れることを防止することができ、消費電力をより低くす ることができる。

【0076】本発明に係る液晶駆動装置は、上記の課題 を解決するために、上記パッファ手段内部における動作 電流の制御信号と、上記スイッチ手段の制御信号とは同 一の信号であることを特徴としている。

【0077】上記の構成によれば、バッファ手段内部における動作電流の制御信号と、スイッチ手段の制御信号とは同一の信号とされている。

【0078】これにより、液晶駆動装置の入力端子を、これら2つの制御信号の間で共有化することができ、端子数を低減することができる。

【0079】本発明に係る液晶駆動装置は、上記の課題 を解決するために、上記バッファ手段内部の動作電流 は、上記第2参照電圧が入力された時点から所定時間経 過後に遮断されることを特徴としている。

【0080】上記の構成によれば、バッファ手段内部の動作電流は、第2参照電圧が入力された時点から所定時 20間経過後に遮断される。

【0081】すなわち、液晶パネルの表示中において、 よりこまめにバッファ手段内部の動作電流が遮断され る。これにより、液晶駆動装置の消費電力をさらに低く することができる。

【0082】本発明に係る液晶駆動装置は、上記の課題を解決するために、上記基準電圧発生手段は、上記複数の第1参照電圧が入力される入力端子をさらに備えている一方、上記生成手段によって生成される上記第2参照電圧に対応する第1参照電圧が入力される入力端子は間引かれていることを特徴としている。

【0083】上記の構成によれば、上記第2参照電圧に 対応する第1参照電圧の入力端子が間引かれているの で、例えば、上記第1参照電圧を供給する液晶駆動電源 から液晶駆動装置までの必要配線数を低減することがで きる。これにより、液晶駆動装置ひいてはこれを備えた 液晶表示装置の小型化の効果をさらに高めることができ

【0084】本発明に係る液晶表示装置は、上記の課題を解決するために、上述した液晶駆動装置と、上記液晶 駆動装置によって駆動される液晶パネルとを備えている ことを特徴としている。

【0085】上述した液晶駆動装置によれば、表示品位を損なうことなく液晶駆動装置の小型化および低消費電力化を実現することができるので、この液晶駆動装置と液晶パネルとで液晶表示装置を構成することにより、例えば、小型で低消費電力の携帯端末用の中小型液晶表示装置を実現することができる。

[0086]

【発明の実施の形態】 [実施の形態1] 本発明の実施の

一形態について、図面に基づいて説明すれば以下の通り である。

【0087】なお、以下で説明する液晶駆動装置を備えた液晶表示装置の構成、上記液晶表示装置の液晶パネルの構成、および、液晶駆動波形については、図9ないし図12に基づいて先に説明した従来の構成と同一であるため、ここではその説明を省略する。以下では、主に、本発明の特徴である液晶駆動装置(ソースドライバ)について説明する。

10 【0088】図2は、本発明の液晶駆動装置としてのソースドライバ1の概略の構成を示している。上記ソースドライバ1は、入力ラッチ回路2と、シフトレジスタ回路3と、サンプリングメモリ回路4と、ホールドメモリ回路5と、レベルシフタ回路6と、基準電圧発生回路7と、DA変換回路8とで構成されている。

【0089】図示しないコントローラから転送されてきた各デジタル表示データDR・DG・DB(例えば各6ピット)は、一旦、入力ラッチ回路2でラッチされる。なお、各デジタル表示データDR・DG・DBは、それぞれ赤、緑、青に対応している。

【0090】一方、スタートパルス信号SPは、クロック信号CKに同期を取り、シフトレジスタ回路3内を転送され、シフトレジスタ回路3の最終段から次段のソースドライバにスタートパルス信号SP(カスケード出力信号S)として出力される。

【0091】このシフトレジスタ回路3の各段からの出力信号に同期して、先の入力ラッチ回路2にてラッチされたデジタル表示データDR・DG・DBは、時分割でサンプリングメモリ回路4内に一旦記憶されると共に、30 次のホールドメモリ回路5に出力される。

【0092】1水平同期期間の表示データがサンプリングメモリ回路4に配憶されると、ホールドメモリ回路5は、水平同期信号(ラッチ信号Ls)に基づいてサンプリングメモリ回路4からの出力信号を取り込み、次のレベルシフタ回路6に出力すると共に、次の水平同期信号が入力されるまでその表示データを維持する。

【0093】レベルシフタ回路6は、液晶パネルへの印加電圧レベルを処理する次段のDA変換回路8に適合させるため、信号レベルを昇圧等により変換する回路である。基準電圧発生回路7は、図示しない液晶駆動電源からの参照電圧VRに基づき、階調表示用の各種アナログ電圧を発生させ、DA変換回路8に出力する。

【0094】なお、基準電圧発生回路7の構成は、従来 とは異なっており、この点が本発明の特徴となっている が、その詳細については後述する。

【0095】DA変換回路8は、基準電圧発生回路7から供給される各種アナロダ電圧から、レベルシフタ回路6にてレベル変換された表示データに応じたアナログ電圧を選択する。この階調表示を表すアナログ電圧は、DA変換回路8からそのまま各液晶駆動電圧出力端子(以

50

下、単に出力端子と記載する) 9を介して液晶パネルの 各ソース信号ラインへ出力される。

【0096】したがって、上記ソースドライバ1では、 従来、各出力端子9に対応して設けられていた出力回路 に相当する回路が設けられてはおらず、DA変換回路8 からの出力が直接液晶パネルに供給される構成となって いる。

【0097】上記の基準電圧発生回路7およびDA変換 回路8は、DA変換器を構成している。液晶表示装置に おいては、このDA変換器を用いて液晶駆動回路(ソー スドライバ)を構成することで、液晶パネルに表示する デジタルデータ (表示データDR、DG、DB) をDA 変換器によりDA変換して、各液晶表示索子に印加する ようになっているとも言える。

【0098】ここで、図3は、上記DA変換器の概略の 構成を示している。同図に示すように、DA変換回路8 の構成は、図16で示した従来の構成と同じである。ま た、各出力端子9ごとに設けられる出力回路としてのボ ルテージフォロア回路が省かれている。したがって、上 記したように、DA変換回路8(アナログスイッチ回 路)によりデジタル表示データに応じて選択された階調 表示用アナログ電圧はそのまま液晶駆動電圧として液晶 パネルのソース信号ラインに印加されることが分かる。 【0099】次に、本発明の特徴である基準電圧発生回 路7の詳細について説明する。なお、以下では、デジタ

ル表示データDR・DG・DBが各々6ビットで構成さ

れている場合を例に挙げて説明する。

【0100】図1は、基準電圧発生回路7の構成の詳細 を示している。基準電圧発生回路7は、入力される複数 の参照電圧 (第1参照電圧) から、n ピット (ここでは 6 ピット) の表示データに応じた 2ⁿ 種類 (ここでは 6 4種類)の階調表示用電圧を発生させるものである。こ のため、上記したDA変換回路8は、基準電圧発生回路 7にて発生された上記 2ⁿ 種類の階調表示用電圧の中か ち、入力される表示データに応じた電圧を選択すると共 に、選択した電圧を複数の出力端子を介してそのまま液 晶パネルに出力する選択手段を構成していると言える。 【0101】上記複数の参照電圧としては、ここでは、 例えば、7種類の参照電圧V'0、V'8、V'16、 V'24、V'40、V'56、V'64が存在しているものと して話を進める。したがって、基準電圧発生回路7は、 同図に示すように、上記7種類の参照電圧のそれぞれに 対応した中間調電圧入力端子T0、T8、T16、T24、 T40、T56、T64を備えている。図14で示した従来と 違うのは、本実施形態では、参照電圧V'32、V'48に 対応する中間調電圧入力端子が省かれている点である。 【0102】基準電圧発生回路7は、さらに、生成回路 11 (生成手段)と、バッファ回路12・13 (パッフ ァ手段)と、抵抗分割回路14(分圧手段、第1抵抗分 割回路)とを含んで構成されている。

【0103】生成回路11は、上記7種類の参照電圧を 昇順または降順に並べたときに、一部の隣り合う2つの 参照電圧からその間の電圧を新たに生成する回路であ

16

り、抵抗 R₁₁・R₁₂・R₁₃・R₁₄を直列接続してなる抵 抗分割回路 (第2抵抗分割回路) で構成されている。

【0104】本実施形態では、直列接続された抵抗 R11 R₁₂が参照電圧V′₄₀・V′₅₆間に対応して設けられ ており、また、直列接続された抵抗R13・R14が参照電 圧V'24・V'40間に対応して設けられている。これに 10 より、抵抗R11・R12の接続点から、参照電圧V'40・ V'56間の電圧が抵抗R11・R12の抵抗比に応じて引き 出されることとなり、同様に、抵抗R13・R14の接続点 から、参照電圧V'24・V'40間の電圧が抵抗R13・R 14の抵抗比に応じて引き出されることとなる。

【0105】生成回路11にて新たに生成された電圧を 第2参照電圧とすると、上記生成回路11の構成によ り、抵抗R₁₁・R₁₂・R₁₃・R₁₄は、隣り合う第1参照 電圧と第2参照電圧との間に対応してそれぞれ設けられ ていると言うことができる。なお、本実施形態では、非 20 入力である参照電圧 V'32・V'48が上記第2参照電圧 として生成回路11にて発生すると考えてもよい。

【0106】また、抵抗R₁₁・R₁₂・R₁₃・R₁₄の抵抗 比は、抵抗分割回路14にで、同じく、隣り合う第1参 照電圧と第2参照電圧との間に対応して設けられる後述 の抵抗 R_1 ・ R_2 ・ R_3 ・ R_4 の抵抗比と同じになるよ うに設定されている。

【0107】パッファ回路12・13は、生成回路11 にて新たに生成された電圧をインピーダンス変換して出 力する回路であり、例えばボルテージフォロア回路で構 30 成されている。バッファ回路12・13は、上記のイン ピーダンス変換によって出力波形のなまりを低減する機 能を有している。

【0108】このことから、バッファ回路12・13 は、抵抗分割回路14から64種類の階調表示用電圧V o ~V63をDA変換回路8(図2、図3参照)を介して 直接、液晶パネルのソース信号ラインに出力した際に、 出力波形の立ち上がりまたは立ち下がりになまりが生じ るような電圧に対応して設けられればよいことが言え る。このことを考慮して、本実施形態では、バッファ回 40 路12は、例えば生成回路11の抵抗R₁₁・R₁₂の接続 部と、抵抗分割回路14の抵抗R1・R2 との接続部と の間に設けられている。一方、バッファ回路13は、生 成回路11の抵抗R13・R14の接続部と、抵抗分割回路 14の抵抗R3・R4 との接続部との間に設けられてい

【0109】抵抗分割回路14は、隣り合う2つの第1 参照電圧間および隣り合う第1参照電圧と第2参照電圧 との間を分圧することによって、2ⁿ 種類の階調表示用 電圧を引き出す回路であり、具体的には以下の構成とな 50 っている。

【0110】この抵抗分割回路14は、直列接続された 抵抗 $R_0 \sim R_7$ で構成されている。上記の抵抗 $R_0 \sim R$ 7 のそれぞれは、さらに8本の抵抗素子が直列に接続さ れて構成されている。例えば、抵抗Ro について説明す れば、図15で示した従来と同様に、8本の抵抗素子R 01、R02、・・・R08が直列接続されて抵抗R0が構成 されている。また、他の抵抗R1~R1についても上記 した抵抗Ro と同様の構成である。したがって、抵抗分 割回路14は、合計64本の抵抗索子が直列接続されて 構成されていることになる。

【0111】そして、抵抗Roの一端に、参照電圧V' 64に対応する中間調電圧入力端子T64が接続されている 一方、抵抗ROの他端、すなわち、抵抗ROと抵抗R1 との接続点に、参照電圧V'56に対応する中間調電圧入 力端子T56が接続されている。また、抵抗R2 ・R3 、 R4 · R5 、R5 · R6 、R6 · R7 の接続点に、参照 電圧V'40、V'24、V'16、V'8 に対応する中間調 電圧入力端子T40、T24、T16、T8 がそれぞれ接続さ れている。そして、抵抗R7における抵抗R6の接続点 とは反対側に、参照電圧V'0 に対応する中間調電圧入 20 力端子To が接続されている。

【0112】一方、抵抗R₁ · R₂ の接続点には、バッ ファ回路12からの出力が接続されており、抵抗R3・ R4 の接続点には、バッファ回路13からの出力が接続 されている。

【0113】この構成により、抵抗分割回路14を構成 する64本の抵抗素子の隣り合う2抵抗素子間から電圧 V1 ~ V63を引き出すことが可能となる。そして、これ らの電圧 $V_1 \sim V_{63}$ と、参照電圧 V_0 からそのまま得 られる電圧 V_0 とを合わせて、計64通りのアナログ電 30 $\mathbb{E} V_0 \sim V_{63}$ を階調表示用電圧として得ることができ る。したがって、電圧 $V_0 \sim V_{63}$ は、6.4本の抵抗素子 の抵抗比によって決まる。

【0114】また、抵抗Ro~R7の抵抗比は、実際の 液晶表示装置における液晶材料の光透過特性と人の視覚 特性との違いを考慮して、自然な階調表示を行うための γ補正を実現できるような比に設定されている。つま り、階調表示用電圧が階調表示用データに応じて図17 で示した折れ線特性を持つように、抵抗Ro ~R7 の抵 抗比が設定されている。したがって、内部抵抗の等分分 割ではなく非等分分割により、抵抗分割回路14は構成 されている。

【0115】なお、本実施形態では、各抵抗R0、…R 7 内は等分に8分割している、つまり、各抵抗を構成す る8本の抵抗素子は全て同じ抵抗値としているが、各抵 抗素子がγ特性に対応した異なる抵抗値となっていても よい。この場合、よりきめ細かい設定を行うことができ

【0116】本実施形態では、上記したように、抵抗分

回路12・13を設けることにより、抵抗分割回路14 に供給する参照電圧V'0~V'63の波形なまりを低減 して、抵抗分割回路14から出力される階調表示用電圧 Vo ~V63の出力波形のなまりを低減することができ る。これにより、y特性を実現するような抵抗比に設定 された抵抗Ro~Roで作られた階調表示用電圧Vo~ V63をアナログスイッチで構成されたDA変換回路8を 介して直接、液晶パネルのソース信号ラインに出力して も、出力波形のなまりに起因して、負荷容量に対する充 10 放電に要する時間が長引くのを回避することができ、実 用上問題ない表示を行うことが可能となる。

【0117】したがって、従来のように、占有面積が大 きく、また消費電力の大きいアナログ回路である出力回 路を出力端子毎に設けなくても、良好な表示品位を確保 することが可能となる。このように、表示品位を損なう ことなく、低消費電力で動作する小型のソースドライバ 1を実現できるので、本発明のソースドライバ1は、携 帯端末等に用いられる中小型液晶表示装置に好適とな

【0118】また、ソースドライバ1の小型化および低 消費電力化は、コントローラ、液晶駆動電源、ゲートド ライバを含む1チップ化、または2~3チップ化を容易 にし、液晶駆動装置全体としての小型化および低消費電 力化を実現するものである。また、液晶駆動装置全体の 小型化により、低コスト化を併せて実現することも可能 である。

【0119】また、本実施形態のように、ソースドライ バ1内に1個設置される基準電圧発生回路7内にアナロ グ回路であるパッファ回路12・13を挿入しても、こ のパッファ回路12・13が占めるレイアウト面積や消 費電力は、各出力端子9ごとに出力回路を設けていた従 来に比べて格段に小さくなる。また、出力回路数が従来 よりも減ることにより出力抵抗が減るため、DA変換回 路8を構成するアナログスイッチのトランジスタのゲー ト幅を広げたりしてトランジスタを大きく構成してもな お、各出力端子9ごとに従来設けられていたアナログ回 路である出力回路の省略によるレイアウト面積の縮小の ほうがはるかに大きいものである。

【0120】なお、560×240画素の液晶パネルを 40 備えた中小型液晶表示装置において、上記液晶パネルを 駆動する液晶駆動装置として、参照電圧V'32に対応す る中間調電圧入力端子 T32だけを省き、参照電圧 V'24 ·V'40間に対応してパッファ回路を1個だけ設けた液 晶駆動装置を試作した場合でも、実用上問題ない表示動 作を確認することができた。

【0121】勿論、さらに他の隣り合う参照電圧間(例 えば参照電圧V'16・V'24間)に対応してバッファ回 路を設ける構成であってもよい。

【0122】また、本実施形態では、生成回路11によ 割回路14の前段の波形なまりが大きい箇所にパッファ 50 って生成される第2参照電圧に対応する第1参照電圧

20

(例えば参照電圧V'32・V'48)が入力される入力端子は間引かれている。これは、生成回路11を設けることで、非入力の参照電圧に対応する第2参照電圧を得ることができ、非入力の参照電圧に対応する中間調電圧入力端子が不要だからである。

【0123】このように、非入力の参照電圧に対応する中間調電圧入力端子を関引くことにより、参照電圧を供給する液晶駆動電源からソースドライバ1までの必要配線数を低減することができ、上記した液晶駆動装置ひいては液晶表示装置の小型化の効果をさらに高めることができる。また、上記配線数を低減することによって、液晶駆動電源の出力回路を削減できると共に低消費電力化に貢献でき、また、上記配線にのってくるノイズの影響も低減されることとなる。さらに、出力端子9を含めて端子数が非常に多いソースドライバ1の端子数が減ることで、ソースドライバ1の端子レイアウト設計が容易な方向になる。

【0124】なお、本実施形態では、中間調電圧入力端子を、9端子から7端子に削減しているが、元々の入力端子から何端子を削減するかは、先に述べたように液晶パネルの負荷容量に対する充放電に要する時間が長くなるような電圧に対応してパッファ回路を設けることで決まることであり、一律に何端子を削減すればよいということは言えない。

【0125】また、上記したように、生成回路11の抵抗R₁₁・R₁₂・R₁₃・R₁₄の抵抗比は、抵抗分割回路14の抵抗R₁・R₂・R₃・R₄の抵抗比と同じになるように設定されているので、抵抗分割回路14の各抵抗がγ補正を実現できるような抵抗比で構成されることになる。より、生成回路11の各抵抗もγ補正を実現できるような抵抗比で構成されることになる。このように、生成回路11と抵抗分割回路14との両方でγ補正が実現されるので、抵抗分割回路14との両方でγ補正が実現されるので、抵抗分割回路14から引き出される64種類の階調表示電圧に基づいて、人間の視覚特性に応じた自然な階調表示を確実に実現することが可能となる。

【0126】また、バッファ回路 $12 \cdot 13$ を設けることにより、生成回路11にで生成した第2参照電圧がバッファ回路 $12 \cdot 13$ にて増幅されて抵抗分割回路14に供給されるため、生成回路11の抵抗 $R_{11} \cdot R_{12} \cdot R_{13} \cdot R_{14}$ を、抵抗 $R_1 \cdot R_2 \cdot R_3 \cdot R_4$ と比較して非常に高い抵抗値に設定することができ、抵抗 $R_{11} \cdot R_{12} \cdot R_{13} \cdot R_{14}$ の各抵抗値の設定自由度を広げることができる。

【0127】また、従来技術の欄でも述べたように、一般的には、両端の参照電圧 V'_0 と V'_{64} の2電圧は常に基準電圧発生回路7に入力されるが、残る参照電圧 $V'_{8}\sim V'_{56}$ が入力される7本の中間調電圧入力端子 $T_{8}\sim T_{56}$ は被調整用として使用され、実際にはこれらの端子に電圧が入力されない場合もある。

【0128】したがって、生成回路11は、本実施形態

のように、複数の第1参照電圧の入力範囲の中間もしくはその近傍の電圧(入力範囲の最小値である参照電圧 V'0および入力範囲の最大値である参照電圧 V'64以外の電圧)を上配第2参照電圧として生成することができるように設置されることが望ましく、バッファ回路は、生成回路11にて生成した上配第2参照電圧に対応して設けられることが望ましい。これにより、参照電圧 V'0 および V'64から離れた電圧が入力されない場合であっても、入力される残りの第1参照電圧と、生成回路11が生成する第2参照電圧とから、64種類の階調表示用電圧 V0 および V63を確実に得ることができる。なお、複数の第1参照電圧の入力範囲の中間もしくはその近傍の電圧は、残り7種類の参照電圧 V'8、V'16、V'24、V'32、V'40、V'48、V'56のいずれであってもよい。

【0129】また、抵抗分割回路14の抵抗R₀~R₇の抵抗比を変えることで y 補正を行った際に、抵抗値が高くなることによって出力波形のなまりが無視できなくなるような電圧に対応して、先の生成回路11およびバッファ回路を設けることが望ましい。

【0130】 [実施の形態2] 本発明の他の実施の形態 について、図面に基づいて説明すれば以下の通りであ る。なお、説明の便宜上、実施の形態1と同一の構成に は同一の部材番号を付記し、その説明を省略する。

【0131】本実施形態では、基準電圧発生回路 7 が、外部 (例えば図示しないコントローラ) からの制御信号 Cが入力される入力端子 T C を備えている点 (図4参照)、および、バッファ回路 12 (13)が、上記制御信号 C に基づいて、回路内部の動作電流を制御する後述 の制御部 2 2 (図5 参照)を備えている点以外は、実施の形態 1 と全く同じ構成である。したがって、以下では、これらの点について主に説明する。なお、バッファ回路 1 2・1 3 は同じ構成であるので、以下ではバッファ回路 1 2 を 例に挙げて説明する。

【0132】図5は、バッファ回路12の概略の構成を示している。上記バッファ回路12は、ボルテージフォロア回路21と制御部22とで構成されている。

【0133】ポルテージフォロア回路21は、NチャンネルMOS(以下、NMOSと記載する)トランジスタ 23・24と、PチャンネルMOS(以下、PMOSと記載する)トランジスタ25・26とを備えている。N MOSトランジスタ23・24は、差動対を構成している。一方、PMOSトランジスタ25・26は、カレントミラー回路(能動負荷回路)を構成している。

【0134】NMOSトランジスタ23のゲートは同相 入力端子として入力側端子に接続されている。NMOS トランジスタ23・24のソースは互いに接続されており、制御部22の後述するNMOSトランジスタ28の ドレインと接続されている。また、NMOSトランジス タ24のゲート(逆相入力端子)は、NMOSトランジ

ることができる。

スタ35のソースとNMOSトランジスタ36のドレイ ンと接続され出力端子となっている。また、NMOSト ランジスタ35のゲートはNMOSトランジスタ24の ドレインに接続されている。そして、NMOSトランジ スタ35のソースは電源Vdに接続されている。

【0135】また、NMOSトランジスタ23のドレイ ンは、PMOSトランジスタ25のドレインと接続され ており、PMOSトランジスタ25のソースは電源Vd に接続されている。一方、NMOSトランジスタ24の ドレインは、PMOSトランジスタ26のドレインと接 10 続されており、PMOSトランジスタ26のソースは電 源Vdに接続されている。

【0136】一方、制御部22は、差動増幅部の動作点 を決めるバイアス電圧設定部27と、差動部の動作電流 を流すNMOSトランジスタ28と、差動増幅部の動作 電流のON/OFFを行うスイッチング素子としてのN MOSトランジスタ29と、出力部の動作点を決めるパ イアス電圧設定部32と、出力部の動作電流を流すNM OSトランジスタ36と、出力部の動作電流のON/O FFを行うスイッチング素子としてのNMOSトランジ 20 めることで、こまめに消費電力を削減することができ スタ37とで構成されている。

【0137】バイアス電圧設定部27は、NMOSトラ ンジスタ30・31で構成されている。NMOSトラン ジスタ30のゲートには、先の制御信号Cが入力され る。NMOSトランジスタ30のソースは、NMOSト ランジスタ31のゲートおよびドレインと、NMOSト ランジスタ28のゲートとに接続されている。これによ り、NMOSトランジスタ28のゲートにはパイアス電 圧がかかることになる。また、NMOSトランジスタ3 0のドレインは、図示しない電源と接続されている。N MOSトランジスタ31のソースは、基準電位に接続さ れているか、または接地されている。

【0138】一方、出力部のバイアス電圧設定部32 は、NMOSトランジスタ33と34で構成され、先の 差動増幅部のバイアス設定部27と同じ構成である。N MOSトランジスタ33のゲートには、NMOSトラン ジスタ37のゲートと共に制御信号Cが入力されてい る。また、NMOSトランジスタ33のソースはNMO Sトランジスタ36のゲートと接続され、NMOSトラ ンジスタ36のソースはNMOSトランジスタ37のド 40 レインと接続され、NMOSトランジスタ37のソース は接地されている。

【0139】一方、NMOSトランジスタ28のソース は、NMOSトランジスタ29のドレインと接続されて おり、NMOSトランジスタ29のソースは、接地され ている。NMOSトランジスタ29のゲートには、先の 制御信号Cが入力されるようになっている。

【0140】上記構成のバッファ回路12において、回 路の動作必要時には、制御信号CをHighレベルに設 定し、回路の動作停止時には、制御信号CをLowレベ 50 ような構成と同一であるので、その説明を省略する。

ルに落とす。制御信号CをLowレベルにした場合、差 動増幅回路の動作点を決めるNMOSトランジスタ31 と、出力部の動作点を決めるNMOSトランジスタ34 とがOFFとなるため、差動増幅部および出力部を流れ るバイアス電流を流すためのNMOSトランジスタ28 および36は電流を流さなくなる。これにより、ボルテ ージフォロア回路21の動作が停止するので、ボルテー ジフォロア回路21における消費電流を完全にカットす

22

【0141】以上のように、本実施形態で説明したバッ ファ回路12は、回路不使用時には制御信号Cにより出 力を高出力インピーダンスにすると共に、差動増幅回路 であるボルテージフォロア回路21内の動作電流をカッ トする構成である。これにより、回路不使用時に無駄に 電力が消費されるのを確実に防止することができ、回路 の低消費電力化を大幅に図ることができる。

【0142】例えば、テレビジョン放送電波等でのブラ ンキング期間中のように、液晶表示装置には表示されな い不要時間帯でこの制御を行い、先の差動増幅回路を止 る。また、携帯用機器の電源をONした直後で、回路 (液晶駆動装置以外の回路も含む) が定常状態に至って いない間、この制御信号Cを用いて差動増幅回路の動作 を停止しておくことで、不用時の消費電力をこまめに削 滅できる。

【0143】 [実施の形態3] 本発明の他の実施の形態 について、図面に基づいて説明すれば以下の通りであ る。なお、説明の便宜上、実施の形態1・2と同一の構 成には同一の部材番号を付記し、その説明を省略する。 【0144】本実施形態では、バッファ回路12と、パ ッファ回路13とが、それぞれスイッチ回路41(図6 参照)を備えている点を備えている点以外は、実施の形 態2と全く同じ構成である。したがって、以下では、こ れらの点について説明する。

【0145】図6に示すように、バッファ回路12・1 3の出力は、スイッチ回路41の入出力端子の一端に接 続されており、スイッチ回路41の他の入出力端子の一 端はバッファ回路12・13の入力端子と接続されてい వ్య.

【0146】スイッチ回路41は、MOSトランジスタ やトランスミッションゲート等のアナログスイッチで構 成可能である。なお、本実施形態では、スイッチ回路4 1として、制御信号 t 1がH i g h レベルの時、導通 (閉状態) し、制御信号t1がLowレベルの時、非導 **通(開状態)になるアナログスイッチを用いている。な** お、このようにバッファ回路12・13にスイッチ回路 41を設ける理由については後述する。

【0147】また、バッファ回路12・13の詳細な回 路構成は、実施の形態1において説明した、図5に示す 8 8 1

【0148】 さらに、バッファ回路12は、出力側にある抵抗 R_1 と R_2 との接続点に接続されている。一方、バッファ回路13は、出力側にある抵抗 R_3 と R_4 との接続点に接続されている。

【0149】ここで、 R_1 と R_2 との抵抗比と、 R_3 と R_4 との抵抗比は、それぞれ R_1 : R_2 = R_{11} : R_{12} , R_3 : R_4 = R_{13} : R_{14} を満たすように設定されている。このように抵抗比を設定する理由については後述する。

【0150】また、スイッチ回路41の開閉を制御する制御端子には、制御信号Cと同一の信号である制御信号t1が入力されている。このように制御信号Cと制御信号t1とを同一の信号とすることにより、ソースドライバ1の入力端子Tcを制御信号Cと制御信号t1との間で共有化することができ、端子数を低減することができる。

【0151】上記の構成のバッファ回路12・13を備える本実施の形態の基準電圧発生回路7は、実施の形態1の基準電圧発生回路7と同様に、ラッチ信号Lsに基づいてラッチされた各デジタル表示データDR・DG・DBに対応する階調表示用電圧V0~V63を、液晶パネルの各ソース信号ラインに出力する。

【0152】一方、液晶パネルの各ゲート信号ラインには、液晶パネルのTFTをオンするように、Highvベルの走査信号がゲートドライバから入力されている。オン状態のTFTを通して、各TFTのドレインに接続された画素容量に各ソース信号ラインを介して階調表示用電圧 $V_0 \sim V_{63}$ が印加され、液晶パネルの表示が行われる。

【0153】また、図7に示すように、上記のラッチされたデジタル表示データは、次のラッチ信号Lsが入力されるまで、ホールドメモリ回路5により保持される。なお、図7においては、液晶表示装置に複数備えられているソースドライバ1を、第1ソースドライバ、第2ソースドライバ、第3ソースドライバ…とし、区別して表記している。

【0154】したがって、各ソースドライバの出力も同じく、あるラッチ信号Lsが入力されると、デジタル表示データDR・DG・DBに応じた階調表示用電圧 V_0 $\sim V_{63}$ に切り替えられる。そして、次のラッチ信号Ls が入力されるまで、その階調表示用電圧 V_0 $\sim V_{63}$ を維持する。このようにして維持された階調表示用電圧 V_0 $\sim V_{63}$ により、液晶パネルの各画素にある画素容量への充放電が行われる。

【0155】次に、バッファ回路12・13にスイッチ 回路41を設ける理由について説明する。

【0156】上記のように画素容量に階調表示用電圧V 0~V63を印加した直後には、基準電圧発生回路7において瞬時に大きな電流が流れる場合がある。その後、画素容量の容量値と、TFTのオン抵抗、ソース信号ライ ン抵抗、あるいはソースドライバの出力インピーダンス 等の抵抗値との時定数で決まる特性カーブを経て、囲素 容量に印加される電圧が所定の電圧値に安定すれば、流 れる電流はリーク電流を除いて 0 となる。

【0157】そして、液晶表示装置で良質な画像を表示するためには、上記のように基準電圧発生回路7において瞬時に大きな電流が流れても、できるだけ早く階調表示用電圧V0~V63を安定させることが好ましい。そのためには、ラッチ信号しまが入力して新たな階調表示用電圧に切り替わった初期の状態において、ソースドライバ1の出力インピーダンスが、低インピーダンス状態であることが必要である。

【0158】また、一定時間TI(TIは、1水平同期期間内の値とする)が経過して画素容量に印加される電圧が所定の電圧値になれば、TFTがオフするまで、その電圧値を維持するための維持電圧を印加することにより、画像品位は維持できる。この維持電圧の印加時は、ソースドライバ1の出力インピーダンスは高出力インピーダンス状態で構わない。

20 【0159】このように、画像を表示している場合においても、ソースドライバ1の出力インピーダンスは、低出力インピーダンス状態であることが必要な場合と、高出力インピーダンスで構わない場合とがある。すなわち、ソースドライバ1の出力インピーダンス状態とに切り替え可能であることが好ましい。そのようにソースドライバ1の出力インピーダンスの状態を切り替えるために、本実施の形態ではバッファ回路12・13にスイッチ回路41を設けるのである。

30 【0160】次に、スイッチ回路41により、出力インピーダンス状態を切り替える機能について説明する。

【0161】図6に示すように、スイッチ回路41が導 通状態である場合、DA変換回路8には、バッファ回路 $12 \cdot 13$ を経由する電流と、抵抗 $R_0 \sim R_7$ を経由する電流との2つの電流が供給される。

【0162】ここで、バッファ回路12・13の出力は、スイッチ回路41を介してバッファ回路12・13の入力へフィードバックされている。すなわち、バッファ回路12・13はボルテージフォロアとして用いられており、大きな電流を低出力インピーダンス状態で供給することが可能である。

【0163】したがって、DA変換回路8へ供給される電流は、バッファ回路12・13を経由する電流が主となる。すなわち、基準電圧発生回路7からDA変換回路8への出力インピーダンスは、低出力インピーダンス状態となる。これにより、ソースドライバ1の出力インピーダンスは、低出力インピーダンス状態となるのである。

【0164】一方、スイッチ回路41が非導通状態であ 50 る場合、バッファ回路12・13には電流が流れない。

すなわち、DA変換回路8には、抵抗Ro~R7を経由 する電流が主となる。ここで、抵抗Ro ~R7 は、消費 電力を低減するために、高い抵抗値のものを用いてい

【0165】すなわち、基準電圧発生回路7からのDA 変換回路8への出力インピーダンスは、高出力インピー ダンス状態となる。これにより、ソースドライバ1の出 カインピーダンスは、高出力インピーダンス状態となる のである。

【0166】次に、ソースドライバ1において、高出力 10 インピーダンス状態と低出力インピーダンス状態とを切 り替えるタイミングについて説明する。

【0167】図8に示すように、同期信号LSが入力し てからの一定時間TIの間、制御信号C(t1)をHi ghレベルにして、バッファ回路12·13を動作させ るとともにスイッチ回路41を導通させ、パッファ回路 12・13の出力をDA変換回路8へ出力している。

【0168】これにより、ソースドライバ1の出力は、 同期信号LSが入力してからの一定時間TIの間、低出 カインピーダンス状態となる。

【0169】一方、一定時間TIが経過し、画素容量へ の充放電が終了すると、制御信号C(t1)をLowレ ベルにする。

【0170】これにより、パッファ回路12・13の動 作は停止し、スイッチ回路41は非導通状態となる。し たがって、ソースドライバ1の出力インピーダンスは、 高出力インピーダンス状態となる。

【0171】ここで、上記したように、R₁₁: R₁₂=R $_{1}$: R_{2} (ここでは1:1) であるので、パッファ回路 12・13の動作状態が非動作状態に切り替わっても、 階調表示用電圧 $m V_0 \sim V_{63}$ の値は変化しない。なお、図 8において、制御信号Cのタイミングチャートにおける 期間BIは、垂直同期ブランキング期間でのパッファ回 路12・13の動作停止を表している。

【O172】なお、ここでは制御信号Cと制御信号t1 は同じ信号を用いた例で説明したが、制御信号Cと制御 信号t1とを別の信号として、HighレベルとLow レベルとのタイミングを切り換えてもよい。これによ り、バッファ回路12・13の動作または停止の切替え 時の出力段の切替えノイズを除くことができる。

【0173】このように、本実施の形態のソースドライ バ1において、バッファ回路12・13の出力は、バッ ファ回路12・13の入力へフィードバックされてい

【0174】これにより、バッファ回路12・13の出 力は、低出力インピーダンス状態で出力され、例えば液 晶パネルの表示開始直後において、大きな電流が流れた。 場合でも、より早く階調表示用電圧V0~V63を安定さ せることができ、良質の画像を得ることができる。

の第1参照電圧 V'56・V'40 間に第2参照電圧を生成 するために設けられる2つの抵抗の比(R11: R12) と、抵抗分割回路14においてそれら2つの第1参照電 圧間V'66 ・V'40 に設けられる2つの抵抗の比

(R₁: R₂) とが等しい。

【0176】すなわち、生成回路11において分圧され てバッファ回路12に入力される電圧値と、バッファ回 路12から抵抗分割回路14に出力される電圧値とが常 に等しくなる。

【0177】すなわち、バッファ回路12内部で動作電 流が流れないような制御を行っても、第2参照電圧を維 持することができる。したがって、バッファ回路12内 部の電流を遮断しても、液晶パネルでの表示画像の品位 を維持することができる。

【0178】また、パッファ回路12内部へ再び動作電 流を導通させた場合でも、バッファ回路12の出力は、 バッファ回路12の入力へとフィードバックされている ので、より早く階調表示用電圧 $V_0 \sim V_{63}$ を安定させる ことができる。

【0179】したがって、液晶パネルで画像を表示して いる際において、バッファ回路12の動作電流を切断し たり、導通したりしても、液晶パネルの表示画像の品位 への影響が低減されている。

【0180】これにより、液晶パネルの表示中において も、バッファ回路12の動作不必要時に無駄に電力が消 費されることを防止することができ、消費電力をより低 くすることができる。

【0181】また、ソースドライバ1において、バッフ ァ回路12・13の出力を導通または遮断するスイッチ 30 回路41を備えているとともに、バッファ回路12・1 3への入力は、スイッチ回路41の出力へ接続されるよ うに分岐されている。

【0182】すなわち、スイッチ回路41が導通状態で あるとき、バッファ回路12・13の出力は、低出力イ ンピーダンス状態で出力される。

【0183】これにより、例えば液晶パネルの表示開始 度後において、大きな電流が流れた場合でも、より早く 階調表示用電圧を安定させることができ、良質の画像を 得ることができる。

【0184】一方、スイッチ回路41がバッファ回路1 2・13の出力を遮断しているとき、生成回路11で生 成された第2参照電圧は、バッファ回路12・13への 入力からスイッチ回路 41 の出力へ接続された経路を経 由して、抵抗分割回路14へと出力される。

【0185】これにより、例えば液晶パネルの表示が安 定した後、バッファ回路12・13内部の電流を遮断し ても、液晶パネルでの表示画像の品位を維持することが できる。

【0186】これにより、液晶パネルの表示中において 【0175】また、生成回路11において隣り合う2つ 50 も、パッファ回路12・13の動作不必要時に無駄に電 13 S 4 4

27 力が消費されることを防止することができ、消費電力を より低くすることができる。

【0187】また、ソースドライバ1において、パッフ ァ回路12・13内部における動作電流の制御信号C と、スイッチ回路41の制御信号 t1とは同一の信号で ある。

【0188】これにより、ソースドライバ1の入力端子 を、これら2つの制御信号C・t1の間で共有化するこ とができ、端子数を低減することができる。

【0189】また、ソースドライバ1において、パッフ ア回路12・13内部の動作電流は、上記第2参照電圧 が入力された時点から所定時間TI経過後に遮断され る。

【0190】すなわち、液晶パネルの表示中において、 よりこまめにパッファ回路12・13内部の動作電流が 遮断される。これにより、ソースドライバ1の消費電力 をさらに低くすることができる。

【0191】なお、以上で説明した本発明の液晶駆動装 置は、以下の第1~第8の液晶駆動装置として表現する こともできる。

【0192】第1の液晶駆動装置は、入力されるnビッ トの表示データに応じて階調表示用電圧を出力するた め、複数の参照電圧を入力し、これらの隣り合う電圧間 を分割してγ補正に対応した2ⁿ 種類の電圧を発生させ る基準電圧発生手段と、上記表示データに応じて上記2 n 種類の電圧の中から1つの電圧を選択する選択手段と を有し、上記選択手段からの出力をそのまま液晶表示装 置の階調表示用電圧として出力する液晶駆動装置であっ て、上記基準電圧発生手段は、上記参照電圧の一部をそ の隣り合う上位および下位の参照電圧から内部で生成す る生成手段と、その生成された電圧に対するバッファ手 段とを備えている液晶駆動装置である。

【0193】第2の液晶駆動装置は、上記第1の液晶駆 動装置において、上記基準電圧発生手段は、γ補正に対 応した抵抗素子を直列に接続したときに、その抵抗素子 間から上記2ⁿ 種類の電圧を引き出す発生手段(抵抗分 割回路)を備えており、上記生成手段は、内部で生成す る参照電圧の隣り合う上位と下位の参照電圧間をγ補正 に対応した抵抗索子を直列に接続したときに、その抵抗 素子間から電圧を引き出す抵抗分割回路で構成されてお り、さらに、上記生成手段から引き出された電圧を、上 記バッファ手段を介して上記 2n 種類の電圧を発生する 発生手段の所定の抵抗間に入力させた液晶駆動装置であ る。

【0194】第3の液晶駆動装置は、上記第1または上 記第2の液晶駆動装置において、上記生成手段は、上記 入力される複数の参照電圧の中間値もしくはその前後の 値をその隣り合う上位と下位の参照電圧により生成する ように設置されている液晶駆動装置である。

記第3のいずれかの液晶駆動装置において、上記バッフ ァ手段は、外部からの切替信号により、動作停止時は出... 力を高出力インピーダンスにし、かつ、内部の動作電流 を切ることができる切替手段(制御手段)を備えている 液晶駆動装置である。

【0196】第5の液晶駆動装置は、上記第4の液晶駆 動装置において、上記パッファ手段の出力端にはさらに 外部開閉制御信号により制御されるスイッチ手段が備え られ、該スイッチ手段を介しての出力と該バッファ手段 10 の入力とが接続されて構成されている液晶駆動装置であ

【0197】第6の液晶駆動装置は、上記第5の液晶駆 動装置において、上記パッファ手段は、該表示データに 応じた電圧が選択され出力された時点から一定の時間ま で初期段階で動作する液晶駆動装置である。

【0198】第7の液晶駆動装置は、上記第5または第 6 の液晶駆動装置において、上記バッファ手段の制御信 号と、該スイッチ手段の制御信号とは同一の信号である 液晶駆動装置である。

【0199】第8の液晶駆動装置は、上配第1ないし上 20 記第7のいずれの液晶駆動装置において、上記基準電圧 発生手段に入力される複数の参照電圧のうち、上記生成 手段により生成した電圧に相当する参照電圧の入力を間 引いた構成の液晶駆動装置である。

【0200】なお、例えば日本国公開特許公報「特開2 000-47625号(公開日;2000年2月18 日)」には、選択回路からの出力をバッファ回路を介さ ずに直接液晶パネルに供給する構成が開示されている。 したがって、従来、各出力端子ごとに設けていたパッフ ア回路を削減するという点では、上記公報の構成は本発 明と共通している。しかし、上記公報は、複数のバイア ス電圧を発生させるための抵抗分割回路(バイアス電圧 発生部)の後段にバッファ回路を設ける構成であり、抵 抗分割回路14の前段にバッファ回路12・13を設け る本発明とは、構成が明らかに相違している。

【0201】上記公報のように、抵抗分割回路の後段に バッファ回路を設ける場合、上記抵抗分割回路から出力 される階調表示用電圧のそれぞれの波形なまりをバッフ ァ回路によって低減しようと思えば、上記階調表示用電 40 圧のそれぞれに対応した数だけバッファ回路を設ける必 要がある。

【0202】これに対して、本発明では、例えば、抵抗 分割回路14の抵抗R2 によって、バッファ回路12か ら出力される第2参照電圧から階調表示用電圧V41~V 48が引き出されることになるが、上記バッファ回路12 によって第2参照電圧の波形なまりが低減されるため、 この第2参照電圧を基にして得られる階調表示用電圧V 41~V48の波形なまりは、1個のバッファ回路12で低 減できていることになる。すなわち、抵抗分割回路14 【0195】第4の液晶駆動装置は、上記第1ないし上 50 の前段にバッファ回路12を設ける本発明の場合、階調

表示用電圧41~V48のそれぞれに対応した数だけバッファ回路12を設ける必要がない。

【0203】したがって、取り出す階調表示用電圧の数を同じと考えた場合、本発明によれば、上記公報に比べて、基準電圧発生回路7内のバッファ回路の設置数を大幅に低減することができ、装置の小型化および低消費電力化の効果を上記公報よりも確実に得ることができる。【0204】

【発明の効果】本発明に係る液晶駆動装置は、以上のように、上記基準電圧発生手段は、上記複数の第1参照電圧を昇順または降順に並べたときに、一部の隣り合う2つの第1参照電圧からその間の電圧を第2参照電圧として新たに生成する生成手段と、上記第2参照電圧をインピーダンス変換して出力するバッファ手段と、隣り合う2つの第1参照電圧間および隣り合う第1参照電圧と第2参照電圧との間を分圧することによって、上記2ⁿ種類の階調表示用電圧を引き出す分圧手段とを備えている構成である。

【0205】それゆえ、分圧手段の前段にパッファ手段を設けることで、分圧手段に供給する電圧の波形なまりを低減することができるので、分圧手段から出力される階調表示用電圧の出力波形のなまりを低減することができる。これにより、上記階調表示用電圧を選択手段を介して直接、液晶パネルに出力しても、出力波形のなまりに起因して表示品位が低下するのが抑制される。つまり、従来のように、占有面積が大きく、また消費電力の大きい出力回路を液晶パネルへの出力端子毎に設けると、良好な表示品位を確保することが可能となる。一方、基準電圧発生手段にバッファ手段を設けるとは言っても、そのレイアウト面積や消費電力は、複数の出力端子ごとにバッファ手段を設ける従来に比べて格段に小さい

【0206】したがって、上記構成によれば、小型で低消費電力の液晶駆動装置を実現することができる。これにより、上記液晶駆動装置を液晶表示装置に適用することによって、小型で低消費電力の携帯端末用の中小型液晶表示装置を実現することができるという効果を奏する

【0207】本発明に係る液晶駆動装置は、以上のように、上記分圧手段は、隣り合う第1参照電圧間および隣り合う第1参照電圧との間に対応して設けられる抵抗が直列接続された第1抵抗分割回路で構成されている一方、上記生成手段は、隣り合う第1参照電圧と第2参照電圧との間に対応して設けられる抵抗が直列接続された第2抵抗分割回路で構成されており、上記第1抵抗分割回路を構成する各抵抗の比は、上記2ⁿ種類の階調表示用電圧に対する、自然な階調表示を行うためのガンマ補正を実現できるような比にそれぞれ設定されている構成である。

30 第1抵抗分割回路および第2⁴

【0208】それゆえ、第1抵抗分割回路および第2抵抗分割回路の両方でガンマ補正が実現されるので、第1抵抗分割回路から引き出される2ⁿ種類の階調表示用電圧に基づいて、人間の視覚特性に応じた自然な階調表示を確実に実現することが可能となるという効果を奏する。

【0209】本発明に係る液晶駆動装置は、以上のように、上記生成手段は、上記複数の第1参照電圧の入力範囲の最小値および最大値以外の電圧を上記第2参照電圧 10 として生成することができるように設けられている構成である。

【0210】それゆえ、第1参照電圧の入力範囲の最大値および最小値以外の電圧が基準電圧発生手段に入力されない場合であっても、入力される残りの第1参照電圧と、生成手段が生成する第2参照電圧とから、上記分圧手段にて、2ⁿ種類の階調表示用電圧を確実に得ることができるという効果を奏する。

【0211】本発明に係る液晶駆動装置は、以上のように、上記パッファ手段は、外部から入力される制御信号に基づいて、当該パッファ手段内部の動作電流を制御する制御手段を備えている構成である。

【0212】それゆえ、制御手段の制御により、バッファ手段の動作不必要時に、無駄に電力が消費されるのを確実に防止することができ、バッファ手段の低消費電力化を確実に図ることができるという効果を奏する。

【0213】本発明に係る液晶駆動装置は、以上のよう に、上記パッファ手段の出力は、上記バッファ手段の入 力へフィードパックされている構成である。

【0214】それゆえ、バッファ手段はボルテージフォ 30 ロアとしての役割を果たすので、バッファ手段の出力 は、低出力インピーダンス状態で出力される。これによ り、例えば液晶パネルの表示開始直後において、大きな 電流が流れた場合でも、より早く階調表示用電圧を安定 させることができ、良質の画像を得ることができるとい う効果を要する。

【0215】本発明に係る液晶駆動装置は、以上のように、上記生成手段において隣り合う2つの第1参照電圧間に第2参照電圧を生成するために設けられる2つの抵抗の比と、上記分圧手段においてそれら2つの第1参照 個圧間に設けられる2つの抵抗の比とが等しい構成である。

【0216】それゆえ、バッファ手段内部の電流を遮断しても、液晶パネルでの表示画像の品位を維持することができる。これにより、液晶パネルの表示中においても、バッファ手段の動作不必要時に無駄に電力が消費されることを防止することができ、消費電力をより低くすることができるという効果を奏する。

【0217】本発明に係る液晶駆動装置は、以上のように、上記バッファ手段の出力を導通または遮断するスイ 50 ッチ手段を備えているとともに、上記バッファ手段への

入力は、上記スイッチ手段の出力へ接続されるように分 岐されている構成である。

【0218】それゆえ、例えば液晶パネルの表示開始直後において、大きな電流が流れた場合でも、より早く階調表示用電圧を安定させることができるとともに、バッファ手段内部の電流を遮断しても、液晶パネルでの表示画像の品位を維持することができる。

【0219】これにより、液晶パネルの表示中においても、パッファ手段の動作不必要時に無駄に電力が消費されることを防止することができ、消費電力をより低くす 10 ることができるという効果を奏する。

【0220】本発明に係る液晶駆動装置は、以上のように、上記バッファ手段内部における動作電流の制御信号と、上記スイッチ手段の制御信号とは同一の信号である構成である。

【0221】それゆえ、液晶駆動装置の入力端子を、これら2つの制御信号の間で共有化することができ、端子数を低減することができるという効果を奏する。

【0222】本発明に係る液晶駆動装置は、以上のように、上記バッファ手段内部の動作電流は、上記第2参照 20電圧が入力された時点から所定時間経過後に遮断される構成である。

【0223】それゆえ、液晶パネルの表示中において、よりこまめにバッファ手段内部の動作電流が遮断される。これにより、液晶駆動装置の消費電力をさらに低くすることができるという効果を奏する。

【0224】本発明に係る液晶駆動装置は、以上のように、上記基準電圧発生手段は、上記複数の第1参照電圧が入力される入力端子をさらに備えている一方、上記生成手段によって生成される上記第2参照電圧に対応する第1参照電圧が入力される入力端子は間引かれている構成である。

【0225】それゆえ、例えば、上記第1参照電圧を供給する液晶駆動電源から液晶駆動装置までの必要配線数を低減することができる。これにより、液晶駆動装置ひいてはこれを備えた液晶表示装置の小型化の効果をさらに高めることができるという効果を奏する。

【0226】本発明に係る液晶表示装置は、以上のように、上述した液晶駆動装置と、上配液晶駆動装置によって駆動される液晶パネルとを備えている構成である。

【0227】それゆえ、表示品位を損なうことなく小型 化および低消費電力化を実現できる上述の液晶駆動装置 と液晶パネルとで液晶表示装置を構成することにより、 小型で低消費電力の携帯端末用の中小型液晶表示装置を 実現することができるという効果を奏する。

【図面の簡単な説明】

【図1】本発明の実施の一形態に係る液晶駆動装置であるソースドライバが備える基準電圧発生回路の概略の構成を示す説明図である。

【図2】上記ソースドライバの概略の構成を示すプロッ 50 DR

ク図である。

【図3】上記基準電圧発生回路とDA変換回路からなる DA変換器において、主に上記DA変換回路の概略の構成を示す競明図である。

32

【図4】本発明の他の実施の形態に係る液晶駆動回路であるソースドライバが備える基準電圧発生回路の概略の 構成を示す説明図である。

【図5】上記基準電圧発生回路が備えるバッファ回路の 概略の構成を示す回路図である。

(2) 【図6】本発明のさらに他の実施の形態に係る液晶駆動 回路であるソースドライバが備える基準電圧発生回路の 概略の構成を示す説明図である。

【図7】上記ソースドライバにおける入出力信号を示す タイミングチャートである。

【図8】上記ソースドライバにおいて高インピーダンス 状態と低インピーダンス状態とを切り替えるタイミング を示すタイミングチャートである。

【図9】液晶駆動装置と液晶パネルとを少なくとも備えた液晶表示装置の概略の構成を示すブロック図である。

20 【図10】上記液晶パネルの概略の構成を示す回路図である。

【図11】上記液晶表示装置における液晶駆動液形の一例を示す説明図である。

【図12】上記液晶表示装置における液晶駆動波形の他の例を示す説明図である。

【図13】従来のソースドライバの概略の構成を示すプロック図である。

【図14】上記ソースドライバが備える基準電圧発生回路の概略の構成を示す説明図である。

⑦ 【図15】上記基準電圧発生回路が備える抵抗分割回路 を構成する抵抗の詳細な構成を示す回路図である。

【図16】上記ソースドライバが備える上記基準電圧発生回路と、DA変換回路と、出力回路との概略の構成を示す説明図である。


【図17】γ補正を行った場合における、階調表示デー タと液晶駆動出力電圧との関係を示すグラフである。


【符号の説明】


- 1 ソースドライバ (液晶駆動装置)
- 7 基準電圧発生回路(基準電圧発生手段)
- 40 8 DA変換回路(選択手段)
 - 11 生成回路(生成手段、第2抵抗分割回路)
 - 12 パッファ回路(パッファ手段)
 - 13 バッファ回路(パッファ手段)
 - 14 抵抗分割回路(分圧手段、第1抵抗分割回路)
 - 22 制御部(制御手段)
 - 41 スイッチ回路(スイッチ手段)
 - 901 液晶パネル
 - C 制御信号
 - t 1 制御信号
- 60 DR 表示データ


- 17 -


DG 表示データ DB 表示データ V'₀ ~V'₆₄ 第1参照電圧 V₀ ~V₆₃ 階調表示用電圧













【図9】





【図11】


1101 Highway
1102 Lawray

【図12】










[図16]



フロントページの続き

(51) Int. C1. ⁷ 識別記号 F I ラーマコート (参考) G O 9 G 3/20 6 1 2 G O 9 G 3/20 6 1 2 F 6 4 1 6 4 1 C

F ターム(参考) 2H093 NA16 NA51 NC26 NC34 ND49
5C006 AA16 AF50 AF83 BB16 BC12
BF25 BF43 FA42 FA43 FA47
5C080 AA10 BB05 DD23 DD24 DD27
DD29 EE29 FF11 JJ02 JJ03
JJ04